◉ 반도체 새김

ENCYCLOPEDIA

이론 백과사전

소자부터 공정, 첨단 기술까지 폴더별로 정리했어요.

차세대 첨단 기술 / 어드밴스드 패키징 · 약 5분 읽기

HBM 구조

#HBM구조#핵심이론
📘 핵심 개념메모리 대역폭 병목

AI 가속기 같은 프로세서는 연산 능력이 빠르게 늘었지만, 메모리에서 데이터를 가져오는 속도(대역폭)가 따라가지 못하면 연산기가 데이터를 기다리며 놀게 된다. 일반 DRAM 모듈(DDR)은 한 번에 보내는 신호선이 64개로 적어서, 대역폭을 늘리려면 신호선 하나의 속도를 계속 올려야 한다. 게다가 데이터는 기판 위의 긴 을 지나야 한다. HBM은 속도보다 통로의 폭을 넓히는 쪽으로 이 문제를 푼다.

📘 정의HBM의 정의

HBM(High Bandwidth Memory)은 DRAM 다이를 수직으로 쌓고 실리콘 관통 (TSV)로 서로 연결한 고대역폭 메모리이다. 스택 하나가 1024비트의 입출력을 가지며(HBM4는 2048비트), 프로세서와 같은 실리콘 인터포저 위에 나란히 올라가 수 mm 안팎의 짧은 배선으로 연결된다. 다이를 위로 쌓는 3D 구조와 인터포저로 옆의 프로세서에 잇는 2.5D 구조가 함께 쓰인다.

📘 핵심 개념직관적 이해: 차선 늘리기

DDR이 좁은 도로에서 차의 속도를 올려 더 많이 보내는 방식이라면, HBM은 차선을 크게 늘려서 속도는 비슷해도 한꺼번에 많이 보내는 방식이다. 다만 이 비유는 차선을 늘리는 데 필요한 배선 수, 신호 품질, 발열 같은 비용까지는 보여 주지 못한다.

🔬 구조HBM 스택 구조

HBM 패키지는 아래에서 위로 다음과 같이 쌓인다.

  • 패키지 기판과 실리콘 인터포저: 인터포저 위에 HBM과 프로세서가 나란히 올라가고, 인터포저 안의 미세 배선이 둘을 잇는다.
  • 베이스 다이(로직 다이): HBM 스택의 맨 아래에 놓이며 프로세서와 통신하는 인터페이스 회로와 테스트·리페어 회로를 갖는다. 위쪽 DRAM 다이로 신호를 나눠 준다.
  • 코어 DRAM 다이: 베이스 다이 위에 4~16단까지 쌓인다. 한 장의 두께는 수십 µm 수준으로 얇다.
  • TSV와 마이크로범프: 다이마다 수천 개 수준의 TSV가 위아래로 신호와 전력을 전달하고, 다이 사이는 마이크로범프로 접합된다.
[면접 팁] HBM을 설명할 때 '스택 구조(베이스 다이, 코어 다이, TSV)'와 '패키지 구조(인터포저 위에 프로세서와 나란히)'를 구분해서 말하면 3D와 2.5D가 섞여 있다는 점이 잘 전달된다.
✏️ 수식대역폭 계산

$$\text{대역폭 (GB/s)} = \frac{\text{입출력 폭 (bit)} \times \text{핀당 속도 (Gbps)}}{8}$$

같은 핀당 속도 6.4 Gbps라면 64비트 DDR5-6400 모듈은 $64 \times 6.4 \div 8 = 51.2$ GB/s이고, 1024비트 HBM3 스택은 $1024 \times 6.4 \div 8 = 819.2$ GB/s이다. 폭이 16배 넓어서 대역폭도 16배가 된다. 폭이 넓으면 핀당 속도를 무리하게 올리지 않아도 되고, 배선이 짧아 비트당 전송 에너지도 줄일 수 있다.

🎚️ 변수 영향세대별 변화
세대 입출력 폭 핀당 속도 스택당 대역폭 독립 채널 수
HBM3 1024비트 최대 6.4 Gbps 약 0.8 TB/s 16개
HBM3E 1024비트 9 Gbps 안팎 약 1.2 TB/s 16개
HBM4 2048비트 규격상 최대 8 Gbps 규격상 최대 약 2 TB/s 32개

HBM4는 핀당 속도를 더 올리기보다 폭을 두 배로 늘려 대역폭을 키웠다. 또한 베이스 다이를 메모리 공정이 아닌 파운드리의 로직 공정으로 만드는 사례가 늘고 있다.

🛠️ 실무 이슈적층 수율, 열, 높이 제한
  • 적층 수율: 스택 안의 다이 하나라도 불량이면 스택 전체가 불량이므로 수율이 단마다 곱해진다. 한 단의 양품률을 98%라고 가정하면 12단은 $0.98^{12} \approx 0.78$, 약 78%가 된다.
  • 열: 아래에는 베이스 다이와 인접한 프로세서가 있고 다이 사이 간격은 좁아서, 가운데 DRAM 다이의 열이 잘 빠지지 않는다. 온도가 오르면 DRAM은 데이터를 더 자주 다시 써야 해서 성능과 전력에 불리하다.
  • 높이 제한: 패키지 두께 한도(대략 0.7~0.8 mm 수준) 안에 단수를 늘려야 하므로 다이를 더 얇게 갈고 다이 사이 접합 간격을 줄여야 한다. 얇은 다이는 휘거나 깨지기 쉽다.

적층과 충진 방식은 제조사마다 다르다. 열압착으로 한 장씩 접합하며 접합부 사이를 비전도성 필름(NCF)으로 채우는 TC-NCF, 다이를 쌓고 한꺼번에 리플로로 접합한 뒤 몰딩 소재로 틈을 채우는 MR-MUF가 알려져 있다.

✏️ 개선 방법수율과 방열 개선
  • 양품 다이 선별(KGD): 쌓기 전에 다이를 미리 테스트해서 양품만 적층한다.
  • TSV 이중화와 리페어: 불량 TSV나 셀을 예비 경로로 대체하는 구조를 둬서 수율을 높인다.
  • 열 경로 확보: 이 높은 충진 소재를 쓰고, 열 전달용 더미 범프와 TSV를 배치한다.
  • 접합 간격 축소: 범프 없이 구리끼리 직접 붙이는 하이브리드 본딩으로 단수를 더 늘리는 방법이 검토되고 있다.
[면접 팁] HBM이 DDR보다 무엇이 좋은지 물으면 '대역폭'과 '전력 효율'을, 무엇이 어려운지 물으면 '적층 수율, 열, 비용'을 한 묶음으로 답하면 균형이 잡힌다.
🧠 암기 포인트시험·면접 직전 체크
  • HBM = DRAM 다이 적층 + TSV + 넓은 입출력(스택당 1024비트, HBM4는 2048비트) + 인터포저 위 근접 배치
  • 구조: 베이스 다이 위에 코어 DRAM 다이 4~16단, 다이 사이는 마이크로범프와 TSV로 연결
  • 대역폭 = 입출력 폭 × 핀당 속도 ÷ 8 (HBM3 약 819 GB/s)
  • 적층 수율은 단마다 곱해지므로 양품 다이 선별(KGD)과 리페어가 필수이다.
  • 열과 높이 제한이 단수 확대를 막는 주요 과제이고, 해법으로 방열 소재와 하이브리드 본딩이 거론된다.